Digitale Bibliotheek
Sluiten Bladeren door artikelen uit een tijdschrift
 
Zoeken naar met titel:
ABCDEFGHIJKLMNOPQRSTUVWXYZ

     Tijdschrift beschrijving
       Alle jaargangen van het bijbehorende tijdschrift
         Alle afleveringen van het bijbehorende jaargang
                                       Alle artikelen van de bijbehorende aflevering
 
                             19 gevonden resultaten
nr titel auteur tijdschrift jaar jaarg. afl. pagina('s) type
1 A Discussion on Test Pattern Generation for FPGAImplemented Circuits M. Renovell
 2001
 17 3 p. 283-290
8 p.
 artikel
2 A Method for Trading off Test Time, Area and Fault Coverage in Datapath BIST Synthesis D. Berthelot
 2001
 17 3 p. 331-339
9 p.
 artikel
3 A Mixed Mode BIST Scheme Based on Reseeding of Folding Counters Sybille Hellebrand
 2001
 17 3 p. 341-349
9 p.
 artikel
4 Application of Deterministic Logic BIST on Industrial Circuits Gundolf Kiefer
 2001
 17 3 p. 351-362
12 p.
 artikel
5 A System Level Boundary Scan Controller Board for VME Applications Nuno Cardoso
 2001
 17 3 p. 299-310
12 p.
 artikel
6 Compressed Bit Fail Maps for Memory Fail Pattern Classification Jrg Vollrath
 2001
 17 3 p. 291-297
7 p.
 artikel
7 Current Testing Procedure for Deep Submicron Devices Anton Chichkov
 2001
 17 3 p. 219-224
6 p.
 artikel
8 Defect Detection from Visual Abnormalities in Manufacturing Process Using IDDQ Masaru Sanada
 2001
 17 3 p. 275-281
7 p.
 artikel
9 Delay Fault Testing Choosing Between Random SIC and Random MIC Test Sequences A. Virazel
 2001
 17 3 p. 233-241
9 p.
 artikel
10 Design for Delay Testability in High-Speed Digital ICs H.G. Kerkhoff
 2001
 17 3 p. 225-231
7 p.
 artikel
11 Editorial Vishwani D. Agrawal
 2001
 17 3 p. 203-203
1 p.
 artikel
12 Guest Editorial Paolo Prinetto
 2001
 17 3 p. 207-207
1 p.
 artikel
13 LEAP An Accurate Defect-Free IDDQ Estimator Antoni Ferré
 2001
 17 3 p. 267-274
8 p.
 artikel
14 On-Chip Test for Mixed-Signal ASICs using Two-Mode Comparators with Bias-Programmable Reference Voltages Daniela De Venuto
 2001
 17 3 p. 243-253
11 p.
 artikel
15 Optimizing Sinusoidal Histogram Test for Low Cost ADC BIST F. Azaïs
 2001
 17 3 p. 255-266
12 p.
 artikel
16 RTL-Based Functional Test Generation for High Defects Coverage in Digital Systems M.B. Santos
 2001
 17 3 p. 311-319
9 p.
 artikel
17 Sequential Circuit Test Generation Using a Symbolic/Genetic Hybrid Approach Franco Fummi
 2001
 17 3 p. 321-330
10 p.
 artikel
18 Test Challenges in Nanometer Technologies Sandip Kundu
 2001
 17 3 p. 209-218
10 p.
 artikel
19 Test Technology Technical Council Newsletter 2001
 17 3 p. 205-206
2 p.
 artikel
                             19 gevonden resultaten
 
 Koninklijke Bibliotheek - Nationale Bibliotheek van Nederland