Digitale Bibliotheek
Sluiten
Bladeren door artikelen uit een tijdschrift
Zoeken naar
Tijdschrift
Artikel
ISSN
NBN artikel
NBN tijdschrift
DARE/NARCIS document
met titel:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
Tijdschrift beschrijving
Alle jaargangen van het bijbehorende tijdschrift
Alle afleveringen van het bijbehorende jaargang
Alle artikelen van de bijbehorende aflevering
33 gevonden resultaten
nr
titel
auteur
tijdschrift
jaar
jaarg.
afl.
pagina('s)
type
1
A comparison of CMOS circuit techniques: differential cascode voltage switch logic versus conventional logic
19
1
p. 53
artikel
2
A content addressable memory with a fault-tolerance mechanism
19
1
p. 54
artikel
3
A design of four-valued logic circuits using M-AND, M-OR, NOT operations
19
1
p. 53
artikel
4
Adjustment of threshold voltage of MOS devices by ion implantation
Virdi, G.S.
19
1
p. 19-33
artikel
5
A double-word-line structure in bipolar ECL random access memory
19
1
p. 54
artikel
6
Advanced development tools automate PLD design
19
1
p. 53
artikel
7
A fast 32 K×8 CMOS static RAM with address transition detection
19
1
p. 54
artikel
8
A high-speed 1 Kbit high electron-mobility transistor static RAM
19
1
p. 54
artikel
9
A 130K-gate CMOS mainframe chip set
19
1
p. 55
artikel
10
A latch-up-free CMOS RAM cell with well-source structure
19
1
p. 54
artikel
11
A modular design and test approach for a family of VLSI MPUs
19
1
p. 55
artikel
12
A planar p-n junction with near ideal breakdown voltage
Jog, Sujata
19
1
p. 41-47
artikel
13
A processor chip set on a 60K master image chip
19
1
p. 55
artikel
14
A simplified algorithm for testing microprocessors
19
1
p. 52
artikel
15
A simulation model of the composite “pinch resistor” device structure on linear bipolar semicustom integrated circuits
Current, K.W.
19
1
p. 4-18
artikel
16
A systolic array for cycle-by-rows Jacobi algorithms
19
1
p. 53
artikel
17
A technique for the design of systolic arrays with bit-level pipelining
19
1
p. 52
artikel
18
Classified index to articles-vol. 18 1987
19
1
p. 63-64
artikel
19
CMOS building blocks shrink and speed up FET systems
19
1
p. 52
artikel
20
Editorial
Butcher, John
19
1
p. 3
artikel
21
Editorial Board
19
1
p. CO2
artikel
22
Forthcoming events
19
1
p. 60-62
artikel
23
Harvard architecture pushes microcontroller IC into high-speed realm
19
1
p. 55
artikel
24
On a certain approach to the hardware implementation of the division operation
19
1
p. 52-53
artikel
25
On the analysis and design of CMOS-bipolar SRAMs
19
1
p. 54
artikel
26
Parliamentary report
19
1
p. 56-57
artikel
27
Research and Development
19
1
p. 58-59
artikel
28
SEM study of thermal degradation of indium phosphide substrates
Shrivastava, M.C.
19
1
p. 48-51
artikel
29
Signature analysis of testing in last standard-cell ASICs
19
1
p. 53
artikel
30
Study of a new-type I2L circuit
19
1
p. 53
artikel
31
The architecture of a capability-based micropocessor system
19
1
p. 55
artikel
32
The kinetics of thin film resistor stabilisation
Goldberg, I.A.
19
1
p. 34-40
artikel
33
The super Z80 microprocessor-the Hitachi HD 64180
19
1
p. 55
artikel
33 gevonden resultaten
Koninklijke Bibliotheek -
Nationale Bibliotheek van Nederland