|
| << vorige | volgende >> |
Tijdschrift beschrijving
Alle jaargangen van het bijbehorende tijdschrift
Alle afleveringen van het bijbehorende jaargang
Alle artikelen van de bijbehorende aflevering
Details van artikel 5 van 17 gevonden artikelen
| Titel: |
A single-phase two frequency clocking scheme for race-free glitch-free outputs of synchronous digital systems |
| Auteur: |
Dam, Bivas Saha, A. R. |
| Verschenen in: |
International journal of electronics |
| Paginering: | Jaargang 72 (1992) nr. 3 pagina's 483-491 |
| Jaar: |
1992-03-01 |
| Inhoud: |
A new clocking scheme is developed to produce race-free, glitch-free outputs of synchronous digital systems. The maximum input clock frequency for race-free operation is calculated as a single-phase system. Output signals are sampled at twice the input clock frequency, at time instants when the glitches are not there. Using the scheme, glitches generated anywhere within a quarter (T/4) of the input clock period (T) can be eliminated. The margin T/4 is large enough for most practical systems. Hence the scheme is of universal application as verified by the simulation of two 3 μm CMOS gate array ASICs, designed using VINYAS CAD tools. |
| Uitgever: |
Taylor & Francis |
| Bronbestand: |
Elektronische Wetenschappelijke Tijdschriften |
Details van artikel 5 van 17 gevonden artikelen
| << vorige | volgende >> |